WPIL - (C) Derwent Info. 1998- image

AN - 97-040249 [04]

TI - Semiconductor carrier with electric insulation layer - has conductor pattern and copper@ laminate connected to insulation layer consisting of thermosetting resin

PA - (MITN) MITSUBISHI GAS CHEM CO INC

PN - J08298298 A 961112 DW9704 H01L-023/14 005pp

PR - 95JP-101938 950426

IC - H01L-023/12; H01L-023/14; H05K-001/03

AB - J08298298 The semiconductor carrier comprises a conductor pattern formed in a copper plated laminate. A semiconductor chip (3) is mounted on the single side of the substrate. Multiple solder balls (6) are provided at a pad part (5) made from copper laminate. The copper laminate and the conductor pattern are connected to an insulation layer.

The insulation layer consists of thermosetting resin which is formed by impregnating polyimide resin to aromatic liquid crystal polyester non-woven fabrics and then hardening. In the external insulation layer, the copper plating in the small diametrical hole is removed by using laser light.

ADVANTAGE - Exhibits high heat proof nature, insulation, moisture resistance, chemical resistance and low relative permittivity. Enables high densification.

(Dwg.4/7)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-298298

(43)公開日 平成8年(1996)11月12日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所	
H01L 23/14			H01L 2	3/14	I	₹	
23/12		7511-4E	H 0 5 K	1/03	6 1 0 T		
// H 0 5 K 1/03	610	7511-4E		6 1 0 H			
			H01L 2	H 0 1 L 23/12 L			
			審査請求	未請求	請求項の数3	OL (全 5 頁)	
(21)出願番号 特願平7-101938		(71)出願人	00000446				
				三菱瓦斯	币化学株式会社		
(22)出願日	22)出願日 平成7年(1995)4月26日			東京都千	代田区丸の内2	2丁目5番2号	
		(72)発			田中恭夫		
				東京都葛飾区新宿6丁目1番1号 三菱瓦 斯化学株式会社東京工場内			
(72)発明者 関根 良彦			逐				
				東京都葛飾区新宿6丁目1番1号 三菱瓦			
		斯化学株式会社東京工場内					
			(72)発明者		之		
				東京都葛飾区新宿6丁目1番1号 三菱瓦			
				斯化学树	k式会社東京工場	身内	
				最終頁に続く			

(54)【発明の名称】 半導体キャリアー

(57)【要約】

【目的】 高耐熱、高絶縁性、高耐湿性、高耐薬品性、低誘電率の半導体キャリアーおよびプラスチック半導体 パッケージに関する。

【構成】 半導体キャリアーに関するものであり、銅張 積層板に導体回路を形成し、片面に半導体チップを搭載 し、反対面に、孔の開いていない銅箔でつくったパッド 部にはんだ球を設けて、半導体チップ端子と該パッド銅 箔が導通している半導体キャリアーであって、導体回路 および銅箔が、全芳香族液晶ポリエステル不織布にシア ネート樹脂組成物の熱硬化性樹脂を含浸、硬化した電気 絶縁層に接着している構成である。また、上記の最外電 気絶縁層をレーザー光で除去した小径孔に銅メッキによ り、電気絶縁層と反対面に形成された導体回路と接続さ れていることを特徴とする半導体キャリアー。 9.

.-_-

1

【特許請求の範囲】

【請求項1】 銅張積層板に導体回路を形成し、片面に 半導体チップを搭載し、反対面に孔のあいていない銅箔 で作ったパッド部にはんだ球を設けてなり、半導体チッ プ端子と該パッド銅箔が導通してなる半導体キャリアー であって、導体回路および銅箔が、全芳香族液晶ポリエ ステル不織布にシアネート樹脂組成物の熱硬化性樹脂を 含浸、硬化した電気絶縁層に接着してなる半導体キャリ マー

【請求項2】 請求項1における銅張積層板が3層以上 10の多層銅張積層板であって、少なくとも多層銅張積層板の最外層の片面が全芳香族液晶ポリエステル不織布にシアネート樹脂組成物の熱硬化性樹脂を含浸、硬化した電気絶縁層を有するプラスチック半導体キャリアー。

【請求項3】 請求項1、2における最外層電気絶縁層をレーザー光で除去した小径孔に銅メッキにより、電気 絶縁層と反対面に形成された導体回路と接続されている ことを特徴とする半導体キャリアー。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高耐熱、高絶縁性、高 耐湿性、低誘電率の半導体キャリアーおよびプラスチッ ク半導体パッケージに関する。

【0002】半導体キャリアーおよびプラスチック半導体パッケージに用いられる、銅張積層板の電気絶縁層は、ガラス布に熱硬化性樹脂を含浸、硬化させたもの、アラミド繊維に熱硬化性樹脂を含浸、硬化させたもの、ポリイミド樹脂を用いたもの等があげられる。

【0003】ガラス布に熱硬化性樹脂を含浸、硬化させたものは、一般に良く用いられるが、導体回路と接続す 30 るためのスルーホールを形成するためには、ドリルを用いる方法が一般的であるが、超小径孔あけには限界があり、半導体キャリアーおよびプラスチック半導体パッケージの高密度化には限界があった。

【0004】アラミド繊維に熱硬化性樹脂を含浸、硬化させたものは、耐湿性が劣り、信頼性を低下させる。

【0005】ポリイミド樹脂硬化物を用いた物は、耐熱性、耐湿性が劣り、信頼性を低下させる。以上例示した電気絶縁層では、半導体キャリアーおよびプラスチック半導体パッケージとしての信頼性が著しく劣る結果とな 40 ろ

[0006]

【発明が解決しようとする課題】本発明は、上記した従来の半導体キャリアーおよびプラスチック半導体パッケージ材料の欠点を解消し、信頼性が高い、高密度の半導体キャリアーおよびプラスチック半導体パッケージに関するものである。

[0007]

【課題が解決するための手段】すなわち、本発明は、全 芳香族液晶ポリエステル不織布にシアネート樹脂組成物 50 2

を含浸、硬化した電気絶縁層を用いることで、耐熱性、耐湿性、絶縁性、低誘電率、耐薬品性に優れた半導体キャリアーおよびプラスチック半導体パッケージが得られ、加えて、スルーホールそして/または、ブラインドスルーホールの形成も、レーザー光を照射し、加工できることにより超小径孔も高密度に形成できる事で、問題を解決するものである。

【0008】本発明における、熱硬化性樹脂とは、シアネート樹脂を樹脂全体の30wt%以上で、他に多価マレイミド、エポキシ樹脂、不飽和ポリエステル樹脂、フェノール樹脂、ジアリルフタレート樹脂、ポリアミンーピスマレイミド樹脂、ポリマレイミドーイソシアネート樹脂、その他の熱硬化性樹脂類;これらを適宜二種以上配合してなる組成物をポリピニルブチラール、アクリロニトリループタジエンゴム、多官能性アクリレート化合物、ポリフェニレンエーテル等の熱可塑性樹脂、その他の公知の樹脂、添加剤で変性したものが例示される。

【0009】液晶ポリエステル不織布とは、液晶ポリエ ステル系樹脂を紡糸することによって得られた液晶ポリ 20 エステル系繊維を用いた不織布である。また、液晶ポリ エステル系樹脂とは、異方性溶融相を形成することので きるポリマーである。液晶ポリエステル系繊維は、特に 限定されるものではないが、全芳香族ポリエステル(す なわち、主鎖が芳香族環の繰り返し単位から構成される ポリエステル)樹脂からなるものが好ましい。従って、 芳香族ジオール、芳香族ジカルボン酸、及び/又は、芳 香族ヒドロキシカルボン酸を適宜組み合わせて得られる 樹脂から成る。これらの中でも、p-ヒドロキシ安息香酸 と2-ヒドロキシナフタレン-6-カルボン酸とのポリエス テル共重合体は紡糸性および耐熱性のパランスに優れて いるので、好適に使用することができ、p-ヒドロキシ 安息香酸とテレフタル酸と4,4'-ヒドロキシフェニルと のポリエステル共重合体は耐熱性に優れているために、 好適に使用できる。また、上記の液晶ポリエステル不織 布を、プラズマ処理や、カレンダー処理されたものや、 スパンコールのものを適宜使用しうる。

【0010】液晶ポリエステル不織布への上記の熱硬化性樹脂組成物の溶液または、液状無溶剤状のものを公知の方法で含浸、乾燥しうる。この時の樹脂量は、40~70wt%、成形厚は、0.03~0.25mmが好適である。

【0011】レーザー光での孔あけは、レーザーは、炭酸ガスレーザー、エキシマレーザーが使用しうるが、好適には、炭酸ガスレーザーである。炭酸ガスレーザーの照射条件は、レーザー光の照射フルエンス(エネルギー密度)を表す、M値(縮小率)は、5~20、好適には、8~14である。また、パルス数は、除去する電気絶縁層の厚さと照射フルエンスにより一意に決められる。

【0012】本発明により、最外電気絶縁層にレーザー 光により超小径孔あけが可能であるために、ブラインド ピアホールを高密度に配置でき、高耐熱、高耐湿、高絶 3

緑性、低誘電率、耐薬品性に優れたプラスチック半導体 パッケージを供するものである。また、必要に応じ、ド リル孔あけによるスルーホール孔を形成する事も可能で ある。

[0013]

【実施例】本発明の具体的な内容を以下に説明するが、これらは本発明の範囲を限定するものではない。尚、実施例の「部」は特に断らない限り重量基準である。 実施例1

熱硬化性樹脂として、2,2-ピス(4-シアネートフ 10 エニル)プロパン540部とピス(4-マレイミドフェニル)メタン60部とを150℃、130分間予備反応させ、これをメチルエチルケトンとN,N-ジメチルホルムアミドとの混合溶剤に溶解した。これに、ピスフェノールA型エポキシ樹脂(商品名;エピコート1001、油化シェルエポキシ株式会社製、エポキシ等量450~500)600部とオクチル酸亜鉛0.1部とを溶解してワニスを得た。

【0014】厚み0.1mm の液晶ポリエステル不織布(pーヒドロキシ安息香酸と2-ヒドロキシナフタレン-6ーカルボン酸とからなる)に上記ワニスを含浸、乾燥し 20 てプリプレグを得た。上記で得たプリプレグの両面に18μmの電解銅箔を重ねた構成として、圧力 20kgf/cm²、温度 180℃、2時間の条件で積層成形し、絶縁層厚み0.1mm の両面銅張積層板を得た。

【0015】得られた両面銅張積層板の片面をレーザー*

使用基材の 熱ショック時の 種類 クラック発生数/テスト数 実施例1 液晶ポリエステル不織布 0/10 実施例2 同上 0/10 比較例1 アラミド繊維 8/10 比較例2 同上 8/10

[0020]

【発明の効果】以上、発明の詳細な説明、実施例、比較例からも明らかなように、本発明の半導体キャリアーおよびプラスチック半導体パッケージによれば、全芳香族液晶ポリエステル不織布にシアネート樹脂組成物を含浸、硬化した電気絶縁層を用いる事により、耐熱性、耐湿性、絶縁性、低誘電率、耐薬品性に優れ、最外電気絶縁層にレーザー光による超小径孔加工ができることより、高密度化が可能な、半導体キャリアーおよび、プラ 40スチック半導体パッケージの製造が可能であり、その意義は極めて高いものである。

【図面の簡単な説明】

【図1】本発明の半導体キャリアーを模式的に示した断面図である。

【図2】図1を上側からみた様子を示した模式図である。

【図3】図1を下側からみた様子を示した模式図であ

*超小径 (100 μm) 孔あけ用の位置の銅箔を除去した。 炭酸ガスレーザーをもちいて未貫通孔を加工した。得られた銅張積層板をメッキして、表裏導通した後、導体回路およびソルダーボール用パッドを形成し、プリント板化した。プリント板上に、エボキシ系Agペースト (Ablestick 社製 965-1L) を用いてシリコンチップ (10㎜×10㎜)を接着後、金線ワイヤボンディングにより半導体端子と回路導体を接続し、エポキシ系封止コンパウンドで封止し、疑似パッケージを作製した。該疑似パッケージを40℃、85%RH、48時間で吸湿処理後、260℃、5秒間はんだに浸漬した。

【0016】 実施例2

実施例1において、4層銅張積層板を用い、最外電気絶縁層の両面に、炭酸ガスレーザーを用いて、未貫通孔を加工した以外は、同様とした。

【0017】比較例1

実施例1において、アラミド繊維(商品名:テクノーラ;帝人社製)を用いる以外は同様とした。

【0018】比較例2

90 実施例2において、アラミド繊維(商品名:テクノーラ;帝人社製)を用いる以外は同様とした。以上の結果を表1に示した。

[0019]

【表1】

る.

【図4】本発明の3層銅張積層板半導体キャリアーを模式的に示した断面図である。

【図5】図4を上側(第1層)からみた様子を示した模式図である。

【図6】図4の第2層を示した模式図である。


【図7】図4を下側(第3層)からみた様子を示した模式図である。

40 【符号の説明】

- 1 封止コンパウンド
- 2 ワイヤー
- 3 シリコンチップ
- 4 スルーホール
- 5 ソルダーボール用パッド
- 6 ソルダーボール
- 7 プラインドピアホール









【図3】


【図4】







【図5】

【図6】





【図7】



フロントページの続き

(72)発明者 岳 杜夫

東京都千代田区丸の内二丁目 5番 2号 三 菱瓦斯化学株式会社内